Краткое пособие

Компьютерная логическая организация - обзор

В современном мире электроники термин « цифровой» обычно ассоциируется с компьютером, потому что термин « цифровой» получен из того, как компьютеры выполняют операции путем подсчета цифр. На протяжении многих лет применение цифровой электроники было только в компьютерной системе. Но в настоящее время цифровая электроника используется во многих других приложениях. Ниже приведены некоторые примеры интенсивного использования цифровой электроники .

  • Управление производственными процессами
  • Военная система
  • телевидение
  • Система связи
  • Медицинское оборудование
  • радиолокационный
  • навигация

Сигнал

Сигнал может быть определен как физическая величина, которая содержит некоторую информацию. Это функция от одной или нескольких независимых переменных. Сигналы бывают двух типов.

  • Аналоговый сигнал
  • Цифровой сигнал

Аналоговый сигнал

Аналоговый сигнал определяется как сигнал, имеющий непрерывные значения. Аналоговый сигнал может иметь бесконечное количество разных значений. В сценарии реального мира большинство вещей, наблюдаемых в природе, являются аналоговыми. Примеры аналоговых сигналов следующие.

  • температура
  • давление
  • Расстояние
  • Звук
  • вольтаж
  • Текущий
  • Мощность

Графическое представление аналогового сигнала (температуры)

Аналоговый сигнал

Схемы, которые обрабатывают аналоговые сигналы, называются аналоговыми схемами или системой. Примеры аналоговой системы следующие.

  • Фильтр
  • усилители
  • Телевизионный приемник
  • Регулятор скорости двигателя

Недостаток аналоговых систем

  • Меньшая точность
  • Меньше универсальности
  • Больше шумового эффекта
  • Больше искажений
  • Больше влияния погоды

Цифровой сигнал

Цифровой сигнал определяется как сигнал, который имеет только конечное число различных значений. Цифровые сигналы не являются непрерывными сигналами. В цифровом электронном калькуляторе ввод осуществляется с помощью переключателей. Этот вход преобразуется в электрический сигнал, который имеет два дискретных значения или уровня. Один из них можно назвать низким уровнем, а другой называется высоким уровнем. Сигнал всегда будет одним из двух уровней. Этот тип сигнала называется цифровым сигналом. Примеры цифрового сигнала следующие.

  • Двоичный сигнал
  • Восьмеричный сигнал
  • Шестнадцатеричный сигнал

Графическое представление цифрового сигнала (двоичный)

Цифровой сигнал

Цепи, которые обрабатывают цифровые сигналы, называются цифровыми системами или цифровыми цепями. Примеры цифровых систем следующие.

  • Регистры
  • Резкий поворот
  • Счетчики
  • Микропроцессоры

Преимущество цифровых систем

  • Больше точности
  • Больше универсальности
  • Меньше искажений
  • Легко общаться
  • Возможное хранение информации

Сравнение аналогового и цифрового сигнала

SN Аналоговый сигнал Цифровой сигнал
1 Аналоговый сигнал имеет бесконечные значения. Цифровой сигнал имеет конечное число значений.
2 Аналоговый сигнал имеет непрерывный характер. Цифровой сигнал имеет дискретную природу.
3 Аналоговый сигнал генерируется преобразователями и генераторами сигналов. Цифровой сигнал генерируется аналого-цифровым преобразователем.
4 Пример аналогового сигнала - синусоида, треугольные волны. Пример цифрового сигнала - двоичный сигнал.

Цифровая система счисления

Цифровая система может понимать позиционную систему счисления только там, где есть несколько символов, называемых цифрами, и эти символы представляют разные значения в зависимости от положения, которое они занимают в номере.

Значение каждой цифры в номере можно определить с помощью

  • Цифра

  • Положение цифры в номере

  • База системы счисления (где база определяется как общее количество цифр, доступных в системе счисления).

Десятичная система счисления

Система счисления, которую мы используем в нашей повседневной жизни, - это десятичная система счисления. Система десятичных чисел имеет основание 10, так как использует 10 цифр от 0 до 9. В системе десятичных чисел последовательные позиции слева от десятичной точки представляют собой единицы, десятки, сотни, тысячи и так далее.

Каждая позиция представляет определенную силу основания (10). Например, десятичное число 1234 состоит из цифры 4 в позиции единиц, 3 в позиции десятков, 2 в позиции сотен и 1 в позиции тысяч, и его значение можно записать в виде

(1×1000) + (2×100) + (3×10) + (4×l)
(1×10 3 ) + (2×10 2 ) + (3×10 1 )  + (4×l0 0 )
1000 + 200 + 30 + 1
1234

Как программист или ИТ-специалист, вы должны понимать следующие системы счисления, которые часто используются в компьютерах.

SN Система счисления и описание
1 Двоичная система счисления

База 2. Используемые цифры: 0, 1

2 Восьмеричная система счисления

База 8. Используемые цифры: от 0 до 7

3 Гекса десятичная система счисления

База 16. Используемые цифры: от 0 до 9, используемые буквы: A- F

Двоичная система счисления

Характеристики

  • Использует две цифры, 0 и 1.

  • Также называется системой счисления Base 2

  • Каждая позиция в двоичном числе представляет степень 0 основания (2). Пример: 2 0

  • Последняя позиция в двоичном числе представляет собой степень x основания (2). Пример: 2 x, где x представляет последнюю позицию - 1.

пример

Двоичный номер: 10101 2

Расчет десятичного эквивалента -

шаг Двоичный номер Десятичное число
Шаг 1 10101 2 ((1 × 2 4 ) + (0 × 2 3 ) + (1 × 2 2 ) + (0 × 2 1 ) + (1 × 2 0 )) 10
Шаг 2 10101 2 (16 + 0 + 4 + 0 + 1) 10
Шаг 3 10101 2 21 10

Примечание: 10101 2 обычно записывается как 10101.

Восьмеричная система счисления

Характеристики

  • Использует восемь цифр, 0,1,2,3,4,5,6,7.

  • Также называется системой счисления Base 8

  • Каждая позиция в восьмеричном числе представляет степень 0 основания (8). Пример: 8 0

  • Последняя позиция в восьмеричном числе представляет собой степень x основания (8). Пример: 8 x, где x представляет последнюю позицию - 1.

пример

Восьмеричное число - 12570 8

Расчет десятичного эквивалента -

шаг Восьмеричное число Десятичное число
Шаг 1 12570 8 ((1 × 8 4 ) + (2 × 8 3 ) + (5 × 8 2 ) + (7 × 8 1 ) + (0 × 8 0 )) 10
Шаг 2 12570 8 (4096 + 1024 + 320 + 56 + 0) 10
Шаг 3 12570 8 5496 10

Примечание: 12570 8 обычно записывается как 12570.

Шестнадцатеричная система счисления

Характеристики

  • Использует 10 цифр и 6 букв, 0,1,2,3,4,5,6,7,8,9, A, B, C, D, E, F.

  • Буквами обозначены числа, начинающиеся с 10. A = 10, B = 11, C = 12, D = 13, E = 14, F = 15.

  • Также называется системой счисления Base 16.

  • Каждая позиция в шестнадцатеричном числе представляет степень 0 основания (16). Пример 16 0 .

  • Последняя позиция в шестнадцатеричном числе представляет собой степень x основания (16). Пример 16 x, где x представляет последнюю позицию - 1.

Пример -

Шестнадцатеричное число: 19FDE 16

Расчет десятичного эквивалента -

шаг Шестнадцатеричное число Десятичное число
Шаг 1 19FDE 16 ((1 × 16 4 ) + (9 × 16 3 ) + (F × 16 2 ) + (D × 16 1 ) + (E × 16 0 )) 10
Шаг 2 19FDE 16 ((1 × 16 4 ) + (9 × 16 3 ) + (15 × 16 2 ) + (13 × 16 1 ) + (14 × 16 0 )) 10
Шаг 3 19FDE 16 (65536 + 36864 + 3840 + 208 + 14) 10
Шаг 4 19FDE 16 106462 10

Примечание. 19FDE 16 обычно записывается как 19FDE.

Преобразование системы счисления

Существует много методов или приемов, которые можно использовать для преобразования чисел из одной базы в другую. Мы продемонстрируем здесь следующее -

  • Десятичное в другую базовую систему
  • Другая базовая система в десятичном виде
  • Другие базовые системы в недесятичные
  • Сокращенный метод - от двоичного к октальному
  • Сокращенный метод - Octal to Binary
  • Сокращенный метод - от двоичного к шестнадцатеричному
  • Сокращенный метод - от шестнадцатеричного до двоичного

Десятичное в другую базовую систему

меры

  • Шаг 1 - Разделите десятичное число для преобразования на значение новой базы.

  • Шаг 2 - Получить остаток от шага 1 как крайнюю правую цифру (наименее значимая цифра) нового базового номера.

  • Шаг 3 - Разделите частное от предыдущего деления на новую базу.

  • Шаг 4 - Запишите остаток от шага 3 как следующую цифру (слева) от нового базового номера.

Повторите шаги 3 и 4, получая остатки справа налево, пока частное не станет нулевым на шаге 3.

Последним полученным остатком будет Самая значимая цифра (MSD) нового базового номера.

Пример -

Десятичное число: 29 10

Расчет двоичного эквивалента -

шаг операция Результат остаток
Шаг 1 29/2 14 1
Шаг 2 14/2 7 0
Шаг 3 7/2 3 1
Шаг 4 3/2 1 1
Шаг 5 1/2 0 1

Как упоминалось в шагах 2 и 4, остатки должны быть расположены в обратном порядке, чтобы первый остаток стал наименьшей значащей цифрой (LSD), а последний остаток стал самой значимой цифрой (MSD).

Десятичное число - 29 10 = двоичное число - 11101 2 .

Другая базовая система в десятичную систему

меры

  • Шаг 1 - Определите столбцовое (позиционное) значение каждой цифры (это зависит от положения цифры и основания системы счисления).

  • Шаг 2 - Умножьте полученные значения столбцов (на шаге 1) на цифры в соответствующих столбцах.

  • Шаг 3 - Сумма продуктов, рассчитанных на шаге 2. Итоговое значение является десятичным.

пример

Двоичный номер - 11101 2

Расчет десятичного эквивалента -

шаг Двоичный номер Десятичное число
Шаг 1 11101 2 ((1 × 2 4 ) + (1 × 2 3 ) + (1 × 2 2 ) + (0 × 2 1 ) + (1 × 2 0 )) 10
Шаг 2 11101 2 (16 + 8 + 4 + 0 + 1) 10
Шаг 3 11101 2 29 10

Двоичный номер - 11101 2 = Десятичное число - 29 10

Другая базовая система в недесятичной системе

меры

  • Шаг 1 - Преобразование исходного числа в десятичное число (основание 10).

  • Шаг 2 - Преобразуйте полученное десятичное число в новое базовое число.

пример

Восьмеричное число - 25 8

Расчет двоичного эквивалента -

Шаг 1 - конвертировать в десятичную

шаг Восьмеричное число Десятичное число
Шаг 1 25 8 ((2 × 8 1 ) + (5 × 8 0 )) 10
Шаг 2 25 8 (16 + 5) 10
Шаг 3 25 8 21 10

Восьмеричное число - 25 8 = Десятичное число - 21 10

Шаг 2 - Преобразование десятичного числа в двоичное

шаг операция Результат остаток
Шаг 1 21/2 10 1
Шаг 2 10/2 5 0
Шаг 3 5/2 2 1
Шаг 4 2/2 1 0
Шаг 5 1/2 0 1

Десятичное число - 21 10 = двоичное число - 10101 2

Восьмеричное число - 25 8 = двоичное число - 10101 2

Сокращенный метод - от двоичного к октальному

меры

  • Шаг 1 - Разделите двоичные цифры на группы по три (начиная справа).

  • Шаг 2 - Преобразуйте каждую группу из трех двоичных цифр в одну восьмеричную цифру.

пример

Двоичный номер - 10101 2

Вычисление Восьмеричного Эквивалента -

шаг Двоичный номер Восьмеричное число
Шаг 1 10101 2 010 101
Шаг 2 10101 2 2 8 5 8
Шаг 3 10101 2 25 8

Двоичный номер - 10101 2 = Восьмеричное число - 25 8

Сокращенный метод - Octal to Binary

меры

  • Шаг 1 - Преобразование каждой восьмеричной цифры в трехзначное двоичное число (восьмеричные цифры могут рассматриваться как десятичные для этого преобразования).

  • Шаг 2 - Объедините все получившиеся двоичные группы (по 3 цифры в каждой) в одно двоичное число.

пример

Восьмеричное число - 25 8

Расчет двоичного эквивалента -

шаг Восьмеричное число Двоичный номер
Шаг 1 25 8 2 10 5 10
Шаг 2 25 8 010 2 101 2
Шаг 3 25 8 010101 2

Восьмеричное число - 25 8 = двоичное число - 10101 2

Сокращенный метод - от двоичного к шестнадцатеричному

меры

  • Шаг 1 - Разделите двоичные цифры на группы по четыре (начиная справа).

  • Шаг 2 - Преобразуйте каждую группу из четырех двоичных цифр в один шестнадцатеричный символ.

пример

Двоичный номер - 10101 2

Расчет шестнадцатеричного эквивалента -

шаг Двоичный номер Шестнадцатеричное число
Шаг 1 10101 2 0001 0101
Шаг 2 10101 2 1 10 5 10
Шаг 3 10101 2 15 16

Двоичный номер - 10101 2 = шестнадцатеричное число - 15 16

Сокращенный метод - от шестнадцатеричного до двоичного

меры

  • Шаг 1 - Преобразуйте каждую шестнадцатеричную цифру в четырехзначное двоичное число (шестнадцатеричные цифры могут рассматриваться как десятичные для этого преобразования).

  • Шаг 2 - Объедините все получившиеся двоичные группы (по 4 цифры в каждой) в одно двоичное число.

пример

Шестнадцатеричное число - 15 16

Расчет двоичного эквивалента -

шаг Шестнадцатеричное число Двоичный номер
Шаг 1 15 16 1 10 5 10
Шаг 2 15 16 0001 2 0101 2
Шаг 3 15 16 00010101 2

Шестнадцатеричное число - 15 16 = двоичное число - 10101 2

Двоичные коды

В кодировании, когда цифры, буквы или слова представлены конкретной группой символов, говорят, что цифра, буква или слово кодируются. Группа символов называется кодом. Цифровые данные представлены, сохранены и переданы в виде группы двоичных битов. Эта группа также называется двоичным кодом . Двоичный код представлен как цифрой, так и буквенно-цифровой буквой.

Преимущества двоичного кода

Ниже приведен список преимуществ, которые предлагает двоичный код.

  • Двоичные коды подходят для компьютерных приложений.

  • Двоичные коды подходят для цифровой связи.

  • Двоичные коды делают анализ и проектирование цифровых схем, если мы используем двоичные коды.

  • Поскольку используются только 0 и 1, реализация становится легкой.

Классификация двоичных кодов

Коды широко подразделяются на следующие четыре категории.

  • Взвешенные коды
  • Невзвешенные коды
  • Двоичный код десятичного кода
  • Буквенно-цифровые коды
  • Коды обнаружения ошибок
  • Коды, исправляющие ошибки

Взвешенные коды

Взвешенные двоичные коды - это те двоичные коды, которые подчиняются принципу позиционного веса. Каждая позиция числа представляет определенный вес. Несколько систем кодов используются для выражения десятичных цифр от 0 до 9. В этих кодах каждая десятичная цифра представлена группой из четырех битов.

Взвешенный код

Невзвешенные коды

В этом типе двоичных кодов позиционные веса не назначаются. Примерами невзвешенных кодов являются код Excess-3 и код Грея.

Код избытка-3

Код Excess-3 также называется кодом XS-3. Это невзвешенный код, используемый для выражения десятичных чисел. Кодовые слова Excess-3 получаются из кодовых слов BCD 8421, добавляющих (0011) 2 или (3) 10 к каждому кодовому слову в 8421. Коды избыточного 3 получают следующим образом:

Код избытка-3

пример

Код BCD в код Excess-3

Серый код

Это невзвешенный код и это не арифметические коды. Это означает, что для битовой позиции нет конкретных весов. У него есть особая особенность, что при каждом увеличении десятичного числа будет изменяться только один бит, как показано на рис. Поскольку за один раз изменяется только один бит, серый код называется единичным кодом расстояния. Серый код - это циклический код. Код Грея нельзя использовать для арифметической операции.

Серый код

Применение кода Грея

  • Серый код широко используется в датчиках положения вала.

  • Датчик положения вала создает кодовое слово, которое представляет угловое положение вала.

Двоичный код (BCD)

В этом коде каждая десятичная цифра представлена 4-битным двоичным числом. BCD - это способ выразить каждую десятичную цифру двоичным кодом. В BCD с четырьмя битами мы можем представить шестнадцать чисел (от 0000 до 1111). Но в коде BCD используются только первые десять из них (от 0000 до 1001). Остальные шесть кодовых комбинаций, т.е. 1010–1111, недопустимы в BCD.

Код BCD

Преимущества кодов BCD

  • Это очень похоже на десятичную систему.
  • Нам нужно запомнить только двоичный эквивалент десятичных чисел от 0 до 9.

Недостатки кодов BCD

  • Сложение и вычитание BCD имеют разные правила.

  • Арифметика BCD немного сложнее.

  • BCD требуется большее количество бит, чем двоичное, чтобы представить десятичное число. Так что BCD менее эффективен, чем двоичный.

Буквенно-цифровые коды

Бинарная цифра или бит могут представлять только два символа, поскольку имеют только два состояния: «0» или «1». Но этого недостаточно для связи между двумя компьютерами, потому что там нам нужно гораздо больше символов для связи. Эти символы должны представлять 26 алфавитов с заглавными и строчными буквами, числами от 0 до 9, знаками препинания и другими символами.

Буквенно-цифровые коды представляют собой коды, которые представляют цифры и буквенные символы. В основном такие коды также представляют другие символы, такие как символы и различные инструкции, необходимые для передачи информации. Буквенно-цифровой код должен содержать не менее 10 цифр и 26 букв алфавита, т.е. всего 36 знаков. Следующие три буквенно-цифровых кода очень часто используются для представления данных.

  • Американский стандартный код для обмена информацией (ASCII).
  • Расширенный двоичный код десятичного кода обмена (EBCDIC).
  • Пяти битный код Бодо.

Код ASCII - это 7-битный код, тогда как EBCDIC - это 8-битный код. Код ASCII чаще используется во всем мире, в то время как EBCDIC используется в основном на больших компьютерах IBM.

Коды ошибок

Существуют методы двоичного кода, позволяющие обнаруживать и исправлять данные во время передачи данных.

Код ошибки Описание

Обнаружение и исправление ошибок

Методы обнаружения и исправления ошибок

Преобразование кодов

Существует много методов или приемов, которые можно использовать для преобразования кода из одного формата в другой. Мы продемонстрируем здесь следующее

  • Двоичное преобразование в BCD
  • BCD в двоичное преобразование
  • BCD для Excess-3
  • Избыток-3 в BCD

Двоичное преобразование в BCD

меры

  • Шаг 1 - Преобразование двоичного числа в десятичное.

  • Шаг 2 - Преобразование десятичного числа в BCD.

Пример - конвертировать (11101) 2 в BCD.

Шаг 1 - конвертировать в десятичную

Двоичный номер - 11101 2

Расчет десятичного эквивалента -

шаг Двоичный номер Десятичное число
Шаг 1 11101 2 ((1 × 2 4 ) + (1 × 2 3 ) + (1 × 2 2 ) + (0 × 2 1 ) + (1 × 2 0 )) 10
Шаг 2 11101 2 (16 + 8 + 4 + 0 + 1) 10
Шаг 3 11101 2 29 10

Двоичный номер - 11101 2 = Десятичное число - 29 10

Шаг 2 - конвертировать в BCD

Десятичное число - 29 10

Расчет BCD-эквивалента. Преобразуйте каждую цифру в группы из четырех двоичных цифр.

шаг Десятичное число преобразование
Шаг 1 29 10 0010 2 1001 2
Шаг 2 29 10 00101001 BCD

Результат

(11101) 2 =  (00101001) BCD

BCD в двоичное преобразование

меры

  • Шаг 1 - Преобразуйте число BCD в десятичное.

  • Шаг 2 - Преобразование десятичного числа в двоичное.

Пример - конвертировать (00101001) BCD в двоичный файл.

Шаг 1 - Конвертировать в BCD

Номер BCD - (00101001) BCD

Расчет десятичного эквивалента. Преобразуйте каждые четыре цифры в группу и получите десятичный эквивалент для каждой группы.

шаг Номер BCD преобразование
Шаг 1 (00101001) BCD 0010 2 1001 2
Шаг 2 (00101001) BCD 2 10 9 10
Шаг 3 (00101001) BCD 29 10

BCD номер - (00101001) BCD = десятичное число - 29 10

Шаг 2 - Преобразовать в двоичный

Использовал метод длинного деления для преобразования в десятичную систему в двоичную.

Десятичное число - 29 10

Расчет двоичного эквивалента -

шаг операция Результат остаток
Шаг 1 29/2 14 1
Шаг 2 14/2 7 0
Шаг 3 7/2 3 1
Шаг 4 3/2 1 1
Шаг 5 1/2 0 1

Как упомянуто в шагах 2 и 4, остатки должны быть расположены в обратном порядке, чтобы первый остаток стал младшей цифрой (LSD), а последний остаток стал самой старшей цифрой (MSD).

Десятичное число - 29 10 = двоичное число - 11101 2

Результат

(00101001) BCD = (11101) 2

BCD для Excess-3

меры

  • Шаг 1 - Преобразование BCD в десятичное.

  • Шаг 2 - Добавьте (3) 10 к этому десятичному числу.

  • Шаг 3 - Преобразование в двоичный файл, чтобы получить избыточный код 3.

Пример - конвертировать (1001) BCD в Excess-3.

Шаг 1 - конвертировать в десятичную

(1001) BCD = 9 10

Шаг 2 - Добавьте 3 к десятичной

(9) 10 + (3) 10 = (12) 10

Шаг 3 - Преобразование в Избыток-3

(12) 10 = (1100) 2

Результат

(1001) BCD = (1100) XS-3

Превышение 3 для преобразования BCD

меры

  • Шаг 1 - Вычтите (0011) 2 из каждых 4 битов избыточной цифры 3, чтобы получить соответствующий код BCD.

Пример - конвертировать (10011010) XS-3 в BCD.

Given XS-3 number  = 1 0 0 1 1 0 1 0 
Subtract (0011) 2   = 1 0 0 1 0 1 1 1
                    --------------------
               BCD = 0 1 1 0   0 1 1 1

Результат

(10011010) XS-3 = (01100111) BCD

Дополнить арифметику

Дополнения используются в цифровых компьютерах для упрощения операции вычитания и для логических манипуляций. Для каждой системы radix-r (основание системы счисления r представляет собой) существует два типа дополнений.

SN комплемент Описание
1 Radix Complement Основное дополнение называется дополнением r
2 Уменьшенный Radix Complement Уменьшенное дополнение корня называется дополнением (r-1)

Бинарная система дополняет

Поскольку двоичная система имеет базу r = 2. Таким образом, два типа дополнений для двоичной системы - это дополнение 2 и дополнение 1.

1 дополнение

Дополнение числа 1 определяется путем изменения всех 1 на 0 и всех 0 на 1. Это называется принятием дополнения или дополнением 1. Пример дополнения 1 следующий.

1 дополнение

2 дополнения

Дополнение двоичного числа к 2 получается добавлением 1 к младшему значащему биту (LSB) дополнения к числу 1.

Дополнение 2 = дополнение 1 + 1

Пример дополнения 2 заключается в следующем.

2 дополнения

Двоичная арифметика

Двоичная арифметика является неотъемлемой частью всех цифровых компьютеров и многих других цифровых систем.

Двоичное дополнение

Это ключ для двоичного вычитания, умножения, деления. Есть четыре правила двоичного сложения.

Таблица дополнений

В четвертом случае двоичное сложение создает сумму (1 + 1 = 10), то есть 0 записывается в данный столбец и переносит 1 в следующий столбец.

Пример - дополнение

Пример добавления

Двоичное вычитание

Вычитание и заимствование , эти два слова будут очень часто использоваться для двоичного вычитания. Есть четыре правила двоичного вычитания.

Таблица вычитания

Пример - вычитание

Пример вычитания

Двоичное Умножение

Двоичное умножение аналогично десятичному умножению. Это проще, чем десятичное умножение, потому что участвуют только 0 и 1. Есть четыре правила двоичного умножения.

Таблица умножения

Пример - Умножение

Пример умножения

Бинарный отдел

Бинарное деление похоже на десятичное деление. Это называется длинной процедурой деления.

Пример - Разделение

Пример деления

Восьмеричная арифметика

Восьмеричная система счисления

Ниже приведены характеристики восьмеричной системы счисления.

  • Использует восемь цифр, 0,1,2,3,4,5,6,7.

  • Также называется системой счисления Base 8.

  • Каждая позиция в восьмеричном числе представляет степень 0 основания (8). Пример: 8 0

  • Последняя позиция в восьмеричном числе представляет собой степень x основания (8). Пример: 8 x, где x представляет последнюю позицию - 1.

пример

Восьмеричное число - 12570 8

Расчет десятичного эквивалента -

шаг Восьмеричное число Десятичное число
Шаг 1 12570 8 ((1 × 8 4 ) + (2 × 8 3 ) + (5 × 8 2 ) + (7 × 8 1 ) + (0 × 8 0 )) 10
Шаг 2 12570 8 (4096 + 1024 + 320 + 56 + 0) 10
Шаг 3 12570 8 5496 10

Примечание - 12570 8 обычно записывается как 12570.

Восьмеричное сложение

Следующая таблица восьмеричного сложения поможет вам справиться с восьмеричным сложением.

Восьмеричная таблица сложений

Чтобы использовать эту таблицу, просто следуйте указаниям, используемым в этом примере: Добавьте 6 8 и 5 8 . Найдите 6 в столбце A, затем найдите 5 в столбце B. Точка в области «сумма», где эти два столбца пересекаются, является «суммой» двух чисел.

6 8 + 5 8 = 13 8 .

Пример - дополнение

Octal Addition Пример

Восьмеричное вычитание

Вычитание восьмеричных чисел следует тем же правилам, что и вычитание чисел в любой другой системе счисления. Единственное изменение в заемном количестве. В десятичной системе вы берете группу из 10 10 . В двоичной системе вы заимствуете группу из 2 10 . В восьмеричной системе вы занимаетесь группой из 8 10 .

Пример - вычитание

Пример восьмеричного вычитания

Шестнадцатеричная арифметика

Шестнадцатеричная система счисления

Ниже приведены характеристики шестнадцатеричной системы счисления.

  • Использует 10 цифр и 6 букв, 0,1,2,3,4,5,6,7,8,9, A, B, C, D, E, F.

  • Буквами обозначены числа, начинающиеся с 10. A = 10, B = 11, C = 12, D = 13, E = 14, F = 15.

  • Также называется системой счисления Base 16.

  • Каждая позиция в шестнадцатеричном числе представляет степень 0 основания (16). Пример - 16 0

  • Последняя позиция в шестнадцатеричном числе представляет собой степень x основания (16). Пример - 16 x, где x представляет последнюю позицию - 1.

пример

Шестнадцатеричное число - 19FDE 16

Расчет десятичного эквивалента -

шаг Шестнадцатеричное число Десятичное число
Шаг 1 19FDE 16 ((1 × 16 4 ) + (9 × 16 3 ) + (F × 16 2 ) + (D × 16 1 ) + (E × 16 0 )) 10
Шаг 2 19FDE 16 ((1 × 16 4 ) + (9 × 16 3 ) + (15 × 16 2 ) + (13 × 16 1 ) + (14 × 16 0 )) 10
Шаг 3 19FDE 16 (65536 + 36864 + 3840 + 208 + 14) 10
Шаг 4 19FDE 16 106462 10

Примечание. 19FDE 16 обычно записывается как 19FDE.

Шестнадцатеричное дополнение

Следующая таблица шестнадцатеричного сложения очень поможет вам справиться с шестнадцатеричным сложением.

Шестнадцатеричная таблица сложений

Чтобы использовать эту таблицу, просто следуйте указаниям, используемым в этом примере - Добавьте A 16 и 5 16 . Найдите A в столбце X, затем найдите 5 в столбце Y. Точка в области «сумма», где эти два столбца пересекаются, является суммой двух чисел.

A 16 + 5 16 = F 16 .

Пример - дополнение

Пример шестнадцатеричного сложения

Шестнадцатеричное вычитание

Вычитание шестнадцатеричных чисел следует тем же правилам, что и вычитание чисел в любой другой системе счисления. Единственное изменение в заемном количестве. В десятичной системе вы берете группу из 10 10 . В двоичной системе вы заимствуете группу из 2 10 . В шестнадцатеричной системе вы заимствуете группу из 16 10 .

Пример - вычитание

шестнадцатеричный пример вычитания

Булева алгебра

Булева алгебра используется для анализа и упрощения цифровых (логических) схем. Он использует только двоичные числа, то есть 0 и 1. Он также называется двоичной алгеброй или логической алгеброй . Булева алгебра была изобретена Джорджем Булем в 1854 году.

Правило в булевой алгебре

Ниже приведены важные правила, используемые в булевой алгебре.

  • Используемая переменная может иметь только два значения. Двоичный 1 для высокого и двоичный 0 для низкого.

  • Дополнение к переменной представлено надстрочной точкой (-). Таким образом, дополнение переменной B представляется как B Bar , Таким образом, если B = 0, то B Bar = 1 и B = 1 тогда B Bar = 0

  • OR для переменных представлен знаком плюс (+) между ними. Например, ORing для A, B, C представлен как A + B + C.

  • Логическое И для двух или более переменных представляется записью точки между ними, такой как ABC. Иногда точка может быть опущена, например, ABC.

Булевы законы

Существует шесть типов булевых законов.

Коммутативное право

Любая двоичная операция, которая удовлетворяет следующему выражению, называется коммутативной операцией.

Коммутативное право

Коммутативный закон гласит, что изменение последовательности переменных не влияет на выход логической схемы.

Ассоциативный закон

Этот закон гласит, что порядок, в котором выполняются логические операции, не имеет значения, поскольку их эффект одинаков.

Ассоциативное право

Распределительное право

Дистрибутивное право устанавливает следующее условие.

Распределительный закон

И закон

Эти законы используют операцию AND. Поэтому они называются законами И.

И Закон

ИЛИ закон

Эти законы используют операцию ИЛИ. Поэтому они называются законами ИЛИ .

ИЛИ Закон

Закон об обращении

Этот закон использует операцию НЕ. Закон инверсии гласит, что двойная инверсия переменной приводит к самой исходной переменной.

НЕ Закон

Важные булевы теоремы

Ниже приведены несколько важных булевых теорем.

Булева функция / теоремы Описание

Булевы функции

Булевы функции и выражения, реализация K-Map и NAND Gates

Теоремы де Моргана

Теорема де Моргана 1 и теорема 2

Логические ворота

Логические ворота являются основными строительными блоками любой цифровой системы. Это электронная схема, имеющая один или несколько входов и только один выход. Соотношение между входом и выходом основано на определенной логике . Исходя из этого, логические логические элементы называются логическим элементом И, вентилем ИЛИ, НЕ вентилем и т. Д.

И Ворота

Схема, которая выполняет операцию И, показана на рисунке. Он имеет n входов (n> = 2) и один выход.

И ворота

Логическая схема

И логическая схема

Таблица правды

И таблица правды

ИЛИ Ворота

Схема, которая выполняет операцию ИЛИ, показана на рисунке. Он имеет n входов (n> = 2) и один выход.

ИЛИ ворота

Логическая схема

ИЛИ Логическая Диаграмма

Таблица правды

ИЛИ Таблица правды

НЕ Ворота

НЕ Ворота также известен как Инвертор . Он имеет один вход A и один выход Y.

НЕ ворота

Логическая схема

НЕ логическая диаграмма

Таблица правды

НЕ правда таблицы

NAND Gate

Операция NOT-AND известна как операция NAND. Он имеет n входов (n> = 2) и один выход.

NAND ворота

Логическая схема

NAND логическая схема

Таблица правды

NAND Truth Table

NOR Gate

Операция NOT-OR называется операцией NOR. Он имеет n входов (n> = 2) и один выход.

NOR ворота

Логическая схема

NOR Логическая Диаграмма

Таблица правды

Таблица правды НОР

XOR Gate

Ворота XOR или Ex-OR - это особый тип ворот. Он может быть использован в половинном сумматоре, полном сумматоре и вычитателе. Вентиль с исключительным ИЛИ сокращается как вентиль EX-ИЛИ или иногда как вентиль Х-ИЛИ. Он имеет n входов (n> = 2) и один выход.

Ворота XOR

Логическая схема

Логическая диаграмма XOR

Таблица правды

Таблица правды XOR

Ворота XNOR

Ворота XNOR - это особый тип ворот. Он может быть использован в половинном сумматоре, полном сумматоре и вычитателе. Вентиль с эксклюзивным NOR сокращенно обозначается как вентиль EX-NOR или иногда как вентиль X-NOR. Он имеет n входов (n> = 2) и один выход.

Ворота XNOR

Логическая схема

Логическая схема XNOR

Таблица правды

Таблица правды XNOR

Комбинационные схемы

Комбинационная схема - это схема, в которой мы объединяем различные элементы схемы, например, кодер, декодер, мультиплексор и демультиплексор. Некоторые характеристики комбинационных схем следующие -

  • Выход комбинационной цепи в любой момент времени зависит только от уровней, присутствующих на входных клеммах.

  • Комбинационная схема не использует никакой памяти. Предыдущее состояние входа не влияет на текущее состояние схемы.

  • Комбинационная схема может иметь n входов и m выходов.

Блок-схема

Блок-схема комбинационной схемы

Мы собираемся разработать несколько важных комбинационных схем следующим образом.

Полумесяц

Половина сумматора представляет собой комбинационную логическую схему с двумя входами и двумя выходами. Схема с половинным сумматором предназначена для добавления двух однобитовых двоичных чисел A и B. Это базовый строительный блок для сложения двух однобитовых чисел. Эта схема имеет два выхода для переноса и суммирования .

Блок-схема

Блок-схема половины сумматора

Таблица правды

Таблица правдивого сумматора

Принципиальная электрическая схема

Полумесячная схема

Полный сумматор

Полный сумматор разработан, чтобы преодолеть недостаток схемы Half Adder. Он может добавить два однобитных числа A и B и нести c. Полный сумматор представляет собой комбинацию из трех входов и двух выходов.

Блок-схема

Блок-схема полного сумматора

Таблица правды

Таблица истинных сумматоров

Принципиальная электрическая схема

Схема с полным сумматором

N-битный параллельный сумматор

Полный сумматор способен добавлять только два однозначных двоичных числа вместе с вводом переноса. Но на практике нам нужно добавить двоичные числа, которые намного длиннее одного бита. Чтобы добавить два n-битных двоичных числа, нам нужно использовать n-битный параллельный сумматор. Он использует несколько полных сумматоров в каскаде. Выход переноса предыдущего полного сумматора соединен с вводом переноса следующего полного сумматора.

4-битный параллельный сумматор

На блок-схеме A 0 и B 0 представляют младший бит четырехбитовых слов A и B. Следовательно, Full Adder-0 является самой низкой ступенью. Следовательно, его C in постоянно равен 0. Остальные соединения точно такие же, как у n-битного параллельного сумматора, показанного на рис. Четырехбитный параллельный сумматор - очень распространенная логическая схема.

Блок-схема

Блок-схема четырехбитного сумматора

N-разрядный параллельный вычитатель

Вычитание можно выполнить, взяв 1 или 2 в дополнение к числу, подлежащему вычитанию. Например, мы можем выполнить вычитание (AB), добавив 1 или 2 дополнения B к A. Это означает, что мы можем использовать двоичный сумматор для выполнения двоичного вычитания.

4-битный параллельный вычитатель

Вычитаемое число (B) сначала пропускается через инверторы для получения дополнения к 1. Затем 4-битный сумматор добавляет A и 2 к B для вычитания. S 3 S 2 S 1 S 0 представляет результат двоичного вычитания (AB), а вывод C out представляет полярность результата. Если A> B, то Cout = 0 и результат двоичной формы (AB), тогда C out = 1, и результат находится в форме дополнения 2.

Блок-схема

Блок-схема четырехбитного субстратора

Половина вычитателей

Половина вычитателя представляет собой комбинированную схему с двумя входами и двумя выходами (разность и заем). Он выдает разницу между двумя двоичными битами на входе, а также выводит (заимствовать), чтобы указать, был ли заимствован 1. В вычитании (AB) A называется битом Minuend, а B называется битом Subtrahend.

Таблица правды

Половина Субстраторной Таблицы Правды

Принципиальная электрическая схема

Полусубтораторная принципиальная схема

Полные вычитатели

Недостаток половины вычитателя преодолевается полным вычитателем. Полный вычитатель представляет собой комбинационную схему с тремя входами A, B, C и двумя выходами D и C '. A - это «minuend», B - «вычитаемое», C - «заем», полученный на предыдущем этапе, D - это результат разницы, а C «- результат заимствования».

Таблица правды

Полная таблица истинности

Принципиальная электрическая схема

Полная схема Substractor

мультиплексоры

Мультиплексор - это особый тип комбинационной схемы. Есть n входов данных, один выход и m входов выбора с 2m = n. Это цифровая схема, которая выбирает один из n входов данных и направляет его на выход. Выбор одного из n входов осуществляется выбранными входами. В зависимости от цифрового кода, применяемого на выбранных входах, один из n источников данных выбирается и передается на один выход Y. E называется стробирующим или разрешающим входом, который полезен для каскадирования. Обычно это активный терминал низкого уровня, что означает, что он будет выполнять требуемую операцию, когда он низкий.

Блок-схема

Мультиплексоры бывают разных вариантов

  • Мультиплексор 2: 1
  • Мультиплексор 4: 1
  • Мультиплексор 16: 1
  • Мультиплексор 32: 1

Блок-схема

Таблица правды

демультиплексоры

Демультиплексор выполняет обратную операцию мультиплексора, то есть он получает один вход и распределяет его по нескольким выходам. Он имеет только один вход, n выходов, m выбор входа. Одновременно выбирается только одна выходная строка, и входные данные передаются на выбранную выходную строку. Демультиплексор эквивалентен однополюсному многоходовому переключателю, как показано на рис.

Демультиплексоры выпускаются в нескольких вариантах.

  • Демультиплексор 1: 2
  • Демультиплексор 1: 4
  • Демультиплексор 1:16
  • Демультиплексор 1:32

Блок-схема

Таблица правды

дешифратор

Декодер - комбинационная схема. Он имеет n входов и максимум m = 2n выходов. Декодер идентичен демультиплексору без ввода данных. Он выполняет операции, которые в точности противоположны кодировщику.

Блок-схема

Блок-схема декодера

Примеры декодеров следующие.

  • Преобразователи кода
  • BCD до семи сегментных декодеров
  • Трубные декодеры Nixie
  • Релейный привод

2 до 4-х строчный декодер

Блок-схема 2-4 линейного декодера показана на рис. A и B - два входа, где от D до D - четыре выхода. Таблица правды объясняет операции декодера. Это показывает, что каждый выход равен 1 только для определенной комбинации входов.

Блок-схема

Блок-схема от 2 до 4 декодеров

Таблица правды

Таблица правды от 2 до 4 декодера

Логическая схема

Логическая схема от 2 до 4 декодеров

кодировщик

Энкодер представляет собой комбинационную схему, которая предназначена для выполнения обратной операции декодера. Кодер имеет n входных строк и m выходных строк. Кодер генерирует m-битный двоичный код, соответствующий номеру цифрового входа. Кодер принимает n входных цифровых слов и преобразует их в m битов в другое цифровое слово.

Блок-схема

Блок-схема энкодера

Примеры кодеров следующие.

  • Приоритетные кодеры
  • Десятичный кодировщик в BCD
  • Восьмеричное в двоичный кодировщик
  • Шестнадцатеричный к двоичному кодеру

Приоритетный кодировщик

Это особый тип кодировщика. Приоритет отдается линиям ввода. Если две или более строки ввода равны 1, то будет рассматриваться строка ввода с наивысшим приоритетом. Есть четыре входа D 0 , D 1 , D 2 , D 3 и два выхода Y 0 , Y 1 . Из четырех входов D 3 имеет самый высокий приоритет, а D 0 имеет самый низкий приоритет. Это означает, что если D 3 = 1, то Y 1, Y 1 = 11 независимо от других входов. Аналогично, если D 3 = 0 и D 2 = 1, тогда Y 1, Y 0 = 10 независимо от других входов.

Блок-схема

Блок-схема приоритетного кодера

Таблица правды

Таблица истинности приоритетного кодера

Логическая схема

Логическая схема приоритетного кодера

Последовательные цепи

Комбинационная схема не использует никакой памяти. Следовательно, предыдущее состояние входа не влияет на текущее состояние схемы. Но последовательная схема имеет память, поэтому выход может варьироваться в зависимости от входа. Этот тип цепей использует предыдущий вход, выход, часы и элемент памяти.

Блок-схема

Блок-схема последовательной цепи

Резкий поворот

Триггер - это последовательная схема, которая обычно производит выборку своих входов и изменяет свои выходы только в определенные моменты времени, а не непрерывно. Считается, что триггер чувствителен к краям или срабатывает по краям, а не по уровню, как защелки.

SR флип-флоп

Это в основном SR-защелка с использованием NAND-вентилей с дополнительным входом включения . Он также называется уровнем срабатывания SR-FF. Для этого схема на выходе будет иметь место тогда и только тогда, когда активирован вход разрешения (E). Короче говоря, эта цепь будет работать как защелка SR, если E = 1, но если E = 0, выходной сигнал не изменяется.

Блок-схема

Блок-схема SR Flip Flop

Принципиальная электрическая схема

Принципиальная схема SR Flip Flop

Таблица правды

Таблица правды SR Flip Flop

операция

SN Условие операция
1 S = R = 0: без изменений

Если S = R = 0, то выходные данные вентилей NAND 3 и 4 принудительно становятся равными 1.

Следовательно, R 'и S' оба будут равны 1. Поскольку S 'и R' являются входом базовой SR-защелки с использованием вентилей NAND, состояние выходов не изменится.

2 S = 0, R = 1, E = 1

Поскольку S = 0, выход NAND-3, т. Е. R '= 1, а E = 1, выход NAND-4, т. Е. S' = 0.

Следовательно, Q n + 1 = 0 и Q n + 1 бар = 1. Это условие сброса.

3 S = 1, R = 0, E = 1

Выход NAND-3, т. Е. R '= 0, и выход NAND-4, т. Е. S' = 1.

Следовательно, выход SR NAND защелки имеет значение Q n + 1 = 1 и Q n + 1 бар = 0. Это условие сброса.

4 S = 1, R = 1, E = 1

Поскольку S = 1, R = 1 и E = 1, выходные данные вентилей NAND 3 и 4 равны 0, т.е. S '= R' = 0.

Следовательно, состояние гонки будет происходить в базовой защелке NAND.

Мастер Раб JK Флип-флоп

Ведомое ведомое устройство JK FF представляет собой каскад из двух SR FF с обратной связью с выхода секунды на вход первого. Мастер положительный уровень срабатывает. Но из-за присутствия инвертора в линии синхронизации ведомый будет реагировать на отрицательный уровень. Следовательно, когда часы = 1 (положительный уровень), ведущий активен, а ведомый неактивен. Принимая во внимание, что когда часы = 0 (низкий уровень), ведомое устройство активно, а ведущее устройство неактивно.

Принципиальная электрическая схема

Принципиальная схема J-K Flip Flop

Таблица правды

Таблица правды J-K Flip Flop

операция

SN Условие операция
1 J = K = 0 (без изменений)

Когда часы = 0, ведомый становится активным, а ведущий неактивным. Но поскольку входы S и R не изменились, ведомые выходы также останутся неизменными. Поэтому выходы не изменятся, если J = K = 0.

2 J = 0 и K = 1 (Сброс)

Часы = 1 - Ведущий активен, подчиненный неактивен. Поэтому выходы мастера становятся Q 1 = 0 и Q 1 bar = 1. Это означает, что S = 0 и R = 1.

Часы = 0 - Ведомый активен, ведущий неактивен. Поэтому выходы ведомого становятся Q = 0 и Q bar = 1.

Снова часы = 1 - Ведущий активен, подчиненный неактивен. Следовательно, даже если измененные выходы Q = 0 и Q bar = 1 возвращены ведущему, его выход будет Q1 = 0 и Q1 bar = 1. Это означает, что S = 0 и R = 1.

Следовательно, когда часы = 0 и ведомое устройство становится активным, выходы ведомого устройства останутся Q = 0 и Q bar = 1. Таким образом, мы получим стабильный выход от ведущего ведомого устройства.

3 J = 1 и K = 0 (Set)

Часы = 1 - Ведущий активен, подчиненный неактивен. Поэтому выходы мастера становятся Q 1 = 1 и Q 1 бар = 0. Это означает, что S = 1 и R = 0.

Часы = 0 - Ведомый активен, ведущий неактивен. Поэтому выходы ведомого становятся Q = 1 и Q bar = 0.

Снова clock = 1 - тогда можно показать, что выходы ведомого устройства стабилизируются до Q = 1 и Q bar = 0.

4 J = K = 1 (Переключить)

Часы = 1 - Ведущий активен, подчиненный неактивен. Выходы мастера будут переключаться. Так что S и R также будут инвертированы.

Часы = 0 - Ведомый активен, ведущий неактивен. Выходы раба будут переключаться.

Эти измененные выходные данные возвращаются на главные входы. Но так как часы = 0, мастер по-прежнему неактивен. Таким образом, он не реагирует на эти измененные результаты. Это позволяет избежать многократного переключения, которое приводит к гонке вокруг условия. Мастер-слейв-флип позволит избежать гонки вокруг условия.

Delay Flip Flop / D Flip Flop

Delay Flip Flop или D Flip Flop - это простая стробированная SR-защелка с инвертором NAND, подключенным между входами S и R. Он имеет только один вход. Входные данные появляются на выходе через некоторое время. Из-за этой задержки данных между i / p и o / p это называется задержкой триггера. S и R будут дополнять друг друга благодаря инвертору NAND. Следовательно, S = R = 0 или S = R = 1, эти входные условия никогда не появятся. Эту проблему можно избежать с помощью условий SR = 00 и SR = 1.

Блок-схема

Блок-схема D флип-флоп

Принципиальная электрическая схема

Принципиальная схема D Flip Flop

Таблица правды

Таблица правды флип-флоп

операция

SN Условие операция
1 Е = 0

Защелка отключена. Следовательно, никаких изменений в выходе.

2 E = 1 и D = 0

Если E = 1 и D = 0, то S = 0 и R = 1. Следовательно, независимо от текущего состояния, следующим состоянием является Q n + 1 = 0 и Q n + 1 bar = 1. Это условие сброса.

3 E = 1 и D = 1

Если E = 1 и D = 1, то S = 1 и R = 0. Это установит фиксатор и Q n + 1 = 1 и Q n + 1 бар = 0 независимо от текущего состояния.

Toggle Flip Flop / T Flip Flop

Триггерный триггер - это в основном триггер JK с постоянно соединенными клеммами J и K. Он имеет только вход, обозначенный буквой T, как показано на диаграмме символов. Символ для триггера с положительным фронтом показан на блок-схеме.

Символьная диаграмма

Диаграмма символов T триггера

Блок-схема

Блок-схема T-триггера

Таблица правды

Таблица правды T триггера

операция

SN Условие операция
1 T = 0, J = K = 0 Выходной Q и Q бар не изменится
2 T = 1, J = K = 1 Выход будет переключаться в соответствии с каждым передним фронтом тактового сигнала.

Цифровые регистры

Триггер представляет собой 1-битную ячейку памяти, которая может использоваться для хранения цифровых данных. Чтобы увеличить объем памяти с точки зрения количества бит, мы должны использовать группу триггеров. Такая группа триггеров известна как Регистр . N-битный регистр будет состоять из n номеров триггера, и он способен хранить n-битное слово.

Двоичные данные в регистре можно перемещать в регистре с одного триггера на другой. Регистры, которые позволяют такие передачи данных, называются сдвиговыми регистрами . Существует четыре режима работы регистра сдвига.

  • Последовательный вход Последовательный выход
  • Последовательный вход параллельный выход
  • Параллельный вход Последовательный выход
  • Параллельный вход Параллельный выход

Последовательный вход Последовательный выход

Пусть все триггеры изначально находятся в состоянии сброса, т.е. Q 3 = Q 2 = Q 1 = Q 0 = 0. Если в регистр внесена запись четырехбитового двоичного числа 1 1 1 1, это число должно быть применяется к биту D с битом LSB, примененным первым. Вход D FF-3, т. Е. D 3 , подключен к последовательному входу данных D in . Выход FF-3, т.е. Q 3 , подключен ко входу следующего триггера, т.е. D 2 и так далее.

Блок-схема

Блок-схема регистра SISO

операция

Перед применением тактового сигнала, пусть Q 3 Q 2 Q 1 Q 0 = 0000 и применяет бит LSB числа, которое вводится в D in . Так что D в = D 3 = 1. Применить часы. На первом заднем фронте тактовой частоты устанавливается FF-3, и сохраненное слово в регистре имеет вид Q 3 Q 2 Q 1 Q 0 = 1000.

Операция SISO, шаг 1

Применить следующий бит к D в . Таким образом, D in = 1. Как только наступит следующий отрицательный фронт тактовых импульсов, FF-2 установится, и сохраненное слово изменится на Q 3 Q 2 Q 1 Q 0 = 1100.

Операция SISO, шаг 2

Примените следующий сохраняемый бит, т.е. от 1 до D in . Применить тактовый импульс. Как только третий отрицательный край тактового импульса достигнет значения, будет установлен FF-1 и выходной сигнал будет изменен на Q 3 Q 2 Q 1 Q 0 = 1110.

Операция SISO, шаг 3

Аналогично, с D in = 1 и с приходом четвертого отрицательного тактового фронта сохраненное слово в регистре равно Q 3 Q 2 Q 1 Q 0 = 1111.

Операция SISO, шаг 4

Таблица правды

Таблица правды регистра SISO

Волновые

Форма волны в регистре SISO

Последовательный вход параллельный выход

  • При таких типах операций данные вводятся последовательно и выводятся параллельно.

  • Данные загружаются по крупицам. Выходы отключены, пока данные загружаются.

  • Как только загрузка данных завершится, все триггеры содержат свои необходимые данные, выходы активируются, так что все загруженные данные становятся доступными по всем выходным линиям одновременно.

  • Для загрузки четырехбитного слова требуется 4 такта. Следовательно, скорость работы в режиме SIPO такая же, как и в режиме SISO.

Блок-схема

Блок-схема Регистра СИПО

Параллельный вход Последовательный выход (PISO)

  • Биты данных вводятся параллельно.

  • Схема, показанная ниже, представляет собой четырехбитовый параллельный входной регистр последовательного выхода.

  • Выход предыдущего триггера соединен со входом следующего через комбинационную схему.

  • Двоичное входное слово B 0 , B 1 , B 2 , B 3 применяется через одну и ту же комбинационную схему.

  • Есть два режима, в которых может работать эта схема, а именно - режим смещения или режим нагрузки.

Режим загрузки

Когда линия полосы сдвига / загрузки является низкой (0), логические элементы И, 2, 4 и 6 становятся активными, они передают биты B 1 , B 2 , B 3 на соответствующие триггеры. На низком фронте тактовой частоты двоичные входы B 0 , B 1 , B 2 , B 3 будут загружены в соответствующие триггеры. Таким образом происходит параллельная загрузка.

Режим сдвига

Когда линия сдвига / полосы нагрузки мала (1), логические элементы И, 2, 4 и 6 становятся неактивными. Следовательно, параллельная загрузка данных становится невозможной. Но ворота И 1,3 и 5 становятся активными. Поэтому сдвиг данных слева направо по крупицам при применении тактовых импульсов. Таким образом, происходит параллельная операция последовательного вывода.

Блок-схема

Блок-схема регистра PISO

Параллельный вход Параллельный выход (PIPO)

В этом режиме 4-битный двоичный вход B 0 , B 1 , B 2 , B 3 применяется к входам данных D 0 , D 1 , D 2 , D 3 соответственно четырех триггеров. Как только отрицательный фронт такта применен, входные двоичные биты будут загружены в триггеры одновременно. Загруженные биты появятся одновременно на выходной стороне. Только тактовый импульс необходим для загрузки всех битов.

Блок-схема

Блок-схема Регистра PIPO

Двунаправленный регистр сдвига

  • Если двоичное число сдвигается влево на одну позицию, то это эквивалентно умножению исходного числа на 2. Аналогично, если двоичное число сдвигается вправо на одну позицию, то это эквивалентно делению исходного числа на 2.

  • Следовательно, если мы хотим использовать сдвиговый регистр для умножения и деления заданного двоичного числа, то мы должны иметь возможность перемещать данные влево или вправо.

  • Такой регистр называется двунаправленным регистром. Четырехбитный двунаправленный регистр сдвига показан на рис.

  • Имеется два последовательных входа, а именно последовательный ввод данных правого сдвига DR и последовательный ввод данных левого сдвига DL вместе с входом выбора режима (M).

Блок-схема

Блок-схема двунаправленного регистра сдвига

операция

SN Условие операция
1 С М = 1 - сдвиг вправо

Если M = 1, то логические элементы AND 1, 3, 5 и 7 включены, тогда как остальные логические элементы AND 2, 4, 6 и 8 будут отключены.

Данные в D R сдвигаются вправо по битам от FF-3 к FF-0 при применении тактовых импульсов. Таким образом, при M = 1 мы получаем последовательную операцию правого сдвига.

2 С М = 0 - сдвиг влево

Когда регулятор режима М подключен к 0, тогда логические элементы И, 2, 4, 6 и 8 включены, а 1, 3, 5 и 7 отключены.

Данные в D L сдвигаются влево по битам от FF-0 до FF-3 при применении тактовых импульсов. Таким образом, при M = 0 мы получаем последовательную операцию правого сдвига.

Универсальный регистр сдвига

Сдвиговый регистр, который может сдвигать данные только в одном направлении, называется однонаправленным сдвиговым регистром. Сдвиговый регистр, который может сдвигать данные в обоих направлениях, называется двунаправленным сдвиговым регистром. Применяя ту же логику, сдвиговый регистр, который может сдвигать данные в обоих направлениях, а также загружать их параллельно, известен как универсальный сдвиговый регистр. Сдвиговый регистр способен выполнять следующую операцию -

  • Параллельная загрузка
  • Сдвиг влево
  • Сдвиг вправо

Вход управления режимом подключен к логике 1 для параллельной загрузки, тогда как он подключен к 0 для последовательного переключения. Когда контакт управления режимом подключен к земле, универсальный сдвиговый регистр действует как двунаправленный регистр. Для последовательной левой операции ввод применяется к последовательному входу, который идет к логическому элементу AND gate-1, показанному на рисунке. Принимая во внимание, что для операции сдвига вправо последовательный вход применяется к входу D.

Блок-схема

Блок-схема универсального регистра сдвига

Цифровые счетчики

Счетчик - это последовательная схема. Цифровая схема, которая используется для подсчета импульсов, является известным счетчиком. Счетчик - самое широкое применение шлепанцев. Это группа триггеров с примененным тактовым сигналом. Счетчики бывают двух типов.

  • Асинхронные или пульсирующие счетчики.
  • Синхронные счетчики.

Асинхронные или пульсирующие счетчики

Логическая схема 2-битового счетчика пульсаций показана на рисунке. Триггер (T) используется. Но мы можем использовать триггер JK также с J и K, постоянно подключенными к логике 1. Внешние часы применяются к входу тактового сигнала триггера A, а выход Q A применяется к входу тактового сигнала следующего триггера, т.е. FF-B.

Логическая Диаграмма

Логическая схема асинхронных или пульсирующих счетчиков

операция

SN Условие операция
1 Сначала позвольте обоим FF быть в состоянии сброса Q B Q A = 00 изначально
2 После 1-го отрицательного тактового фронта

Как только будет применен первый отрицательный тактовый импульс, FF-A переключится, и Q A будет равно 1.

Q A подключен к тактовому входу FF-B. Поскольку Q A изменилось с 0 на 1, FF-B рассматривает его как положительный фронт тактового сигнала. В Q B нет никаких изменений, потому что FF-B является FF, вызванным отрицательным фронтом.

Q B Q A = 01 после первого тактового импульса.

3 После 2-го отрицательного тактового фронта

По прибытии второго отрицательного тактового фронта FF-A снова переключается и Q A = 0.

Изменение Q A действует как отрицательный фронт тактовой частоты для FF-B. Так что он также будет переключаться, и Q B будет 1.

Q B Q A = 10 после второго тактового импульса.

4 После 3-го отрицательного тактового фронта

По достижении 3-го отрицательного тактового фронта FF-A снова переключается, и Q A становится 1 из 0.

Поскольку это положительное изменение, FF-B не реагирует на него и остается неактивным. Таким образом, Q B не изменяется и продолжает оставаться равным 1.

Q B Q A = 11 после третьего тактового импульса.

5 После 4-го отрицательного тактового фронта

По прибытии 4-го отрицательного тактового фронта FF-A снова переключается, и Q A становится 1 из 0.

Это отрицательное изменение Q A действует как тактовый импульс для FF-B. Следовательно, он переключается, чтобы изменить Q B с 1 на 0.

Q B Q A = 00 после четвертого тактового импульса.

Таблица правды

Таблица истинности асинхронных или пульсирующих счетчиков

Синхронные счетчики

Если «тактовые» импульсы применяются ко всем триггерам в счетчике одновременно, то такой счетчик называется синхронным счетчиком.

2-битный синхронный счетчик

Входы J A и K A FF-A связаны с логикой 1. Таким образом, FF-A будет работать как триггер. Входы J B и K B подключены к Q A.

Логическая Диаграмма

Логическая схема синхронного счетчика

операция

SN Условие операция
1 Сначала позвольте обоим FF быть в состоянии сброса Q B Q A = 00 изначально.
2 После 1-го отрицательного тактового фронта

Как только первый отрицательный тактовый импульс будет применен, FF-A переключится и Q A изменится с 0 на 1.

Но в момент приложения отрицательного тактового фронта Q A , J B = K B = 0. Следовательно, FF-B не изменит свое состояние. Таким образом, Q B останется 0.

Q B Q A = 01 после первого тактового импульса.

3 После 2-го отрицательного тактового фронта

По прибытии второго отрицательного фронта тактового сигнала FF-A снова переключается, и Q A изменяется с 1 на 0.

Но в этот момент Q A было 1. Таким образом, J B = K B = 1 и FF-B будет переключаться. Следовательно, Q B изменяется от 0 до 1.

Q B Q A = 10 после второго тактового импульса.

4 После 3-го отрицательного тактового фронта

При применении третьего падающего тактового фронта FF-A будет переключаться с 0 на 1, но для FF-B состояние не изменяется.

Q B Q A = 11 после третьего тактового импульса.

5 После 4-го отрицательного тактового фронта

При применении следующего тактового импульса Q A изменится с 1 на 0, а Q B также изменится с 1 на 0.

Q B Q A = 00 после четвертого тактового импульса.

Классификация счетчиков

В зависимости от того, как происходит процесс подсчета, синхронные или асинхронные счетчики классифицируются следующим образом:

  • Счетчики вверх
  • Вниз счетчики
  • Счетчики вверх / вниз

Счетчик UP / DOWN

Верхний и нижний счетчики объединяются для получения счетчика ВВЕРХ / ВНИЗ. Вход управления режимом (M) также предназначен для выбора режима вверх или вниз. Комбинированная схема должна быть спроектирована и использована между каждой парой триггера для достижения операции вверх / вниз.

  • Тип счетчиков вверх / вниз
  • Счетчики пульсаций UP / DOWN
  • Синхронный счетчик UP / DOWN

Счетчики пульсаций UP / DOWN

В счетчике пульсаций UP / DOWN все FF работают в режиме переключения. Поэтому следует использовать либо T-триггеры, либо JK-триггеры. LSB триггер получает часы напрямую. Но часы для каждого другого FF получаются из (Q = Q bar) выходного сигнала предыдущего FF.

  • Режим подсчета UP (M = 0) - Выход Q предыдущего FF подключен к часам следующего каскада, если необходимо увеличить счет. Для этого режима вход выбора режима М имеет логическую 0 (М = 0).

  • Режим подсчета ВНИЗ (M = 1) - Если M = 1, то выход Q-бара предыдущего FF подключается к следующему FF. Это будет работать счетчик в режиме счета.

пример

3-битный двоичный счетчик пульсаций вверх / вниз.

  • 3-битный - следовательно, требуется три FF.

  • ВВЕРХ / ВНИЗ - так что вход управления режимом имеет важное значение.

  • Для счетчика пульсаций выход Q предыдущего FF подключен к входу тактового сигнала следующего.

  • Для счетчика пульсаций выход Q предыдущего FF подключен к входу тактового сигнала следующего.

  • Для счетчика пульсаций выход Q bar предыдущего FF соединяется с тактовым входом следующего.

  • Пусть выбор выхода Q и Q bar предыдущего FF управляется входом управления режимом M таким образом, что, если M = 0, счет UP. Так что подключите Q к CLK. Если М = 1, счет ВНИЗ. Так что подключите Q бар к CLK.

Блок-схема

Блок-схема счетчиков Up / Down

Таблица правды

Таблица истинности счетчиков Up / Down

операция

SN Условие операция
1 Случай 1 - с М = 0 (режим повышенного счета)

Если M = 0 и M bar = 1, то вентили AND и 1 на рис. будет включен, тогда как логические элементы И 2 и 4 будут отключены.

Следовательно, Q A подключается к входу синхронизации FF-B, а Q B подключается к входу синхронизации FF-C.

Эти соединения такие же, как и для обычного счетчика. Таким образом, при М = 0 схема работает как счетчик с повышением частоты.

2 Случай 2: с М = 1 (режим обратного отсчета)

Если M = 1, то И вентили 2 и 4 на рис. включены, тогда как логические элементы И 1 и 3 отключены.

Следовательно, панель Q A подключается к тактовому входу FF-B, а панель Q B подключается к тактовому входу FF-C.

Эти соединения будут производить обратный счетчик. Таким образом, при М = 1 схема работает как обратный счетчик.

Счетчик модулей (счетчик MOD-N)

2-битный счетчик пульсаций называется счетчиком MOD-4, а 3-битный счетчик пульсаций называется счетчиком MOD-8. Таким образом, в общем случае n-битный счетчик пульсаций называется счетчиком по модулю N. Где, MOD номер = 2 н .

Тип модуля

  • 2-битный вверх или вниз (MOD-4)
  • 3 бита вверх или вниз (MOD-8)
  • 4 бита вверх или вниз (MOD-16)

Применение счетчиков

  • Частотомер
  • Цифровые часы
  • Измерение времени
  • А в D конвертер
  • Схемы делителя частоты
  • Цифровой генератор треугольных волн.

Устройства памяти

Память как человеческий мозг. Он используется для хранения данных и инструкций. Компьютерная память - это пространство хранения на компьютере, где должны обрабатываться данные и храниться инструкции, необходимые для обработки.

Память делится на большое количество мелких частей. Каждая часть называется ячейкой. Каждое местоположение или ячейка имеет уникальный адрес, который варьируется от нуля до объема памяти минус один.

Например, если компьютер имеет 64 тыс. Слов, этот блок памяти имеет 64 * 1024 = 65536 ячеек памяти. Адрес этих мест варьируется от 0 до 65535.

Память в основном двух типов

  • Внутренняя память - кэш-память и основная / основная память

  • Внешняя память - магнитный диск / оптический диск и т. Д.

Память Hiearchy

Характеристики иерархии памяти следующие, когда мы идем сверху вниз.

  • Емкость с точки зрения хранения увеличивается.
  • Стоимость за бит хранения уменьшается.
  • Частота доступа памяти к процессору уменьшается.
  • Время доступа ЦП увеличивается.

ОЗУ

RAM представляет собой внутреннюю память CPU для хранения данных, программы и результата программы. Это память чтения / записи. Это называется оперативной памятью (RAM).

Поскольку время доступа в ОЗУ не зависит от адреса к слову, то есть каждое место хранения внутри памяти так же легко доступно, как и другое место, и занимает столько же времени. Мы можем получить доступ к памяти произвольно и очень быстро, но это может быть довольно дорого.

Оперативная память нестабильна, то есть данные, хранящиеся в ней, теряются при выключении компьютера или при сбое питания. Следовательно, резервная система бесперебойного питания (ИБП) часто используется с компьютерами. Объем оперативной памяти небольшой, как с точки зрения ее физического размера, так и объема данных, которые она может хранить.

Оперативная память бывает двух типов

  • Статическая RAM (SRAM)
  • Динамическая RAM (DRAM)

Статическая RAM (SRAM)

Слово статическое указывает на то, что память сохраняет свое содержимое, пока питание остается включенным. Однако данные теряются при отключении питания из-за нестабильности. Микросхемы SRAM используют матрицу из 6 транзисторов и без конденсаторов. Транзисторам не требуется питание для предотвращения утечки, поэтому нет необходимости регулярно обновлять SRAM.

Из-за дополнительного места в матрице SRAM использует больше чипов, чем DRAM для того же объема памяти, что увеличивает производственные затраты.

Статическая ОЗУ используется, поскольку кэш-память должна быть очень быстрой и небольшой.

Динамическая RAM (DRAM)

DRAM, в отличие от SRAM, должен постоянно обновляться , чтобы поддерживать данные. Это делается путем помещения памяти в схему обновления, которая перезаписывает данные несколько сотен раз в секунду. DRAM используется для большей части системной памяти, потому что это дешево и мало. Все DRAM состоят из ячеек памяти. Эти элементы состоят из одного конденсатора и одного транзистора.

ПЗУ

ROM расшифровывается как Read Only Memory. Память, из которой мы можем только читать, но не можем писать на ней. Этот тип памяти энергонезависимый. Информация постоянно хранится в такой памяти в процессе производства.

В ПЗУ хранятся такие инструкции, которые необходимы для запуска компьютера при первом включении электричества, эта операция называется начальной загрузкой. Чип ROM используется не только в компьютере, но и в других электронных устройствах, таких как стиральная машина и микроволновая печь.

Ниже приведены различные типы ПЗУ -

MROM (ПЗУ в маске)

Самые первые ПЗУ были аппаратными устройствами, которые содержали запрограммированный набор данных или инструкций. ПЗУ такого типа известны как ПЗУ в маске. Это недорогой ROM.

PROM (программируемая постоянная память)

PROM - это доступная только для чтения память, которую пользователь может изменить только один раз. Пользователь покупает пустой PROM и вводит желаемое содержимое с помощью программатора PROM. Внутри чипа PROM есть небольшие предохранители, которые сгорают при программировании. Он может быть запрограммирован только один раз и не стирается.

EPROM (стираемое и программируемое постоянное запоминающее устройство)

EPROM можно стереть, подвергая его воздействию ультрафиолетового света в течение 40 минут. Обычно ластик EPROM выполняет эту функцию. Во время программирования электрический заряд захватывается в изолированной области затвора. Заряд сохраняется более десяти лет, поскольку у него нет пути утечки. Для стирания этого заряда ультрафиолетовый свет пропускается через кварцевое окно (крышку). Это воздействие ультрафиолетового света рассеивает заряд. При нормальном использовании кварцевая крышка закрыта наклейкой.

EEPROM (электрически стираемое и программируемое постоянное запоминающее устройство)

EEPROM программируется и стирается электрически. Его можно стереть и перепрограммировать около десяти тысяч раз. Как стирание, так и программирование занимают от 4 до 10 мс (миллисекунда). В EEPROM любое место может быть выборочно стерто и запрограммировано. ЭСППЗУ можно стирать по одному байту за раз, а не стирать весь чип. Следовательно, процесс перепрограммирования является гибким, но медленным.

Память последовательного доступа

Последовательный доступ означает, что система должна искать устройство хранения с начала адреса памяти, пока не найдет необходимый фрагмент данных. Запоминающее устройство, которое поддерживает такой доступ, называется памятью с последовательным доступом или памятью с последовательным доступом. Магнитная лента является примером памяти с последовательным доступом.

Память прямого доступа

Память прямого доступа или оперативного запоминающего устройства относится к условиям, при которых система может перейти непосредственно к информации, которую хочет пользователь. Запоминающее устройство, которое поддерживает такой доступ, называется памятью прямого доступа. Магнитные диски, оптические диски являются примерами памяти прямого доступа.

Кэш-память

Кэш-память - это высокоскоростная полупроводниковая память, которая может ускорить работу процессора. Он действует как буфер между процессором и основной памятью. Он используется для хранения тех частей данных и программ, которые наиболее часто используются процессором. Части данных и программ передаются с диска в кэш-память операционной системой, откуда ЦПУ может получить к ним доступ.

преимущества

  • Кэш-память быстрее основной памяти.
  • Он потребляет меньше времени доступа по сравнению с основной памятью.
  • Он хранит программу, которая может быть выполнена в течение короткого периода времени.
  • Хранит данные для временного использования.

Недостатки

  • Кэш-память имеет ограниченную емкость.
  • Это очень дорого.

Виртуальная память - это метод, который позволяет выполнять процессы, которые не полностью доступны в памяти. Основным видимым преимуществом этой схемы является то, что программы могут быть больше, чем физическая память. Виртуальная память - это отделение логической памяти пользователя от физической памяти.

Такое разделение позволяет обеспечить чрезвычайно большую виртуальную память для программистов, когда доступна только меньшая физическая память. Ниже приведены ситуации, когда не требуется полная загрузка всей программы в основную память.

  • Написанные пользователем процедуры обработки ошибок используются только тогда, когда в данных или вычислениях произошла ошибка.

  • Определенные параметры и функции программы могут использоваться редко.

  • Многим таблицам назначается фиксированный объем адресного пространства, хотя фактически используется только небольшой объем таблицы.

  • Возможность выполнения программы, которая только частично находится в памяти, может противостоять многим преимуществам.

  • Для загрузки или замены каждой пользовательской программы в память потребуется меньшее количество операций ввода-вывода.

  • Программа больше не будет ограничена объемом доступной физической памяти.

  • Каждая пользовательская программа может занимать меньше физической памяти, одновременно может выполняться больше программ с соответствующим увеличением использования ЦП и пропускной способности.

Вспомогательная память

Вспомогательная память намного больше по размеру, чем основная память, но медленнее. Обычно он хранит системные программы, инструкции и файлы данных. Это также известно как вторичная память. Он также может быть использован как переполнение / виртуальная память в случае превышения объема основной памяти. Вторичная память не может быть доступна напрямую процессору. Сначала данные / информация вспомогательной памяти передаются в основную память, а затем ЦПУ может получить доступ к этой информации. Характеристики вспомогательной памяти следующие -

  • Энергонезависимая память - данные не теряются при отключении питания.

  • Многоразовые - данные остаются в дополнительном хранилище на постоянной основе, пока пользователь не перезаписает их или не удалит их.

  • Надежный - данные во вторичном хранилище безопасны из-за высокой физической стабильности устройства вторичного хранения.

  • Удобство - с помощью программного обеспечения авторизованные люди могут быстро находить и получать доступ к данным.

  • Емкость - вторичное хранилище может хранить большие объемы данных в наборах нескольких дисков.

  • Стоимость - хранение данных на ленте или диске намного дешевле, чем в основной памяти.

Архитектура процессора

Микропроцессорное устройство является синонимом центрального процессора, процессора, используемого в традиционном компьютере. Микропроцессор (MPU) действует как устройство или группа устройств, которые выполняют следующие задачи.

  • общаться с периферийными устройствами
  • предоставить сигнал синхронизации
  • прямой поток данных
  • выполнять задачи компьютера, как указано в инструкциях в памяти

8085 Микропроцессор

Микропроцессор 8085 - это 8-битный микропроцессор общего назначения, способный обрабатывать 64 КБ памяти. Этот процессор имеет сорок контактов, требует одного источника питания +5 В и однофазной тактовой частоты 3 МГц.

Блок-схема

8080 Микропроцессорная блок-схема

ALU

АЛУ выполняют вычислительную функцию микропроцессора. Он включает в себя аккумулятор, временный регистр, арифметическую и логическую схему и пять флагов. Результат сохраняется в аккумуляторе и флажках.

Блок-схема

ALU

аккумуляторный

Это 8-битный регистр, который является частью ALU. Этот регистр используется для хранения 8-битных данных и выполнения арифметических и логических операций. Результат операции сохраняется в аккумуляторе.

схема

аккумуляторный

Флаги

Флаги программируются. Они могут быть использованы для хранения и передачи данных из регистров с помощью инструкции. АЛУ включает в себя пять триггеров, которые устанавливаются и сбрасываются в соответствии с состоянием данных в аккумуляторе и других регистрах.

  • Флаг S (знак) - после выполнения арифметической операции, если бит D 7 результата равен 1, флаг знака устанавливается. Используется для подписанного номера. В данном байте, если D 7 равен 1, это означает отрицательное число. Если это ноль, значит, это положительное число.

  • Флаг Z (Ноль) - Флаг нуля устанавливается, если результат операции АЛУ равен 0.

  • Флаг AC (вспомогательной переноски ) - в арифметической операции, когда перенос генерируется цифрой D3 и передается в цифру D 4 , устанавливается флажок AC. Этот флаг используется только для внутренней операции BCD.

  • Флаг P (Parity) - после арифметической или логической операции, если результат имеет четное число 1 с, флаг устанавливается. Если он имеет нечетное число 1 с, флаг сбрасывается.

  • Флаг C (перенос) - если результат арифметической операции находится в переносе, устанавливается флаг переноса, в противном случае он сбрасывается.

Раздел регистрации

Это в основном устройство хранения и передает данные из регистров с помощью инструкций.

  • Указатель стека (SP) - Указатель стека также является 16-разрядным регистром, который используется в качестве указателя памяти. Он указывает на место в памяти для чтения / записи, известное как стек. В промежутке между выполнением программы иногда могут храниться данные в стеке. Начало стека определяется путем загрузки 16-битного адреса в указатель стека.

  • Программный счетчик (ПК) - этот 16-битный регистр имеет дело с четвертой операцией для последовательности выполнения команды. Этот регистр также является указателем памяти. Память имеет 16-битный адрес. Он используется для хранения адреса выполнения. Функция счетчика программы состоит в том, чтобы указывать на адрес памяти, с которого следует извлечь следующий байт.

  • Регистры хранения - эти регистры хранят 8-битные данные во время выполнения программы. Эти регистры обозначены как B, C, D, E, H, L. Их можно объединить в виде пары регистров BC, DE и HL для выполнения некоторых 16-битных операций.

Секция времени и контроля

Это устройство отвечает за синхронизацию работы микропроцессора в соответствии с тактовым импульсом и генерацию сигналов управления, необходимых для бесперебойной связи между микропроцессором и периферийными устройствами. Сигналы RD bar и WR bar являются синхронными импульсами, которые указывают, доступны ли данные на шине данных или нет. Блок управления отвечает за управление потоком данных между микропроцессором, памятью и периферийными устройствами.

ПИН-схема

ПИН-схема

Весь сигнал можно классифицировать на шесть групп

SN группа Описание
1 Адресная шина

Микропроцессор 8085 имеет 8 сигнальных линий, A 15 - A 8, которые являются однонаправленными и используются в качестве адресной шины высокого порядка.

2 Шина данных

Сигнальная линия AD7 - AD0 является двунаправленной для двойного назначения. Они используются как адресная шина низкого порядка, а также шина данных.

3 Управляющий сигнал и сигнал состояния

Контрольный сигнал

RD bar - это сигнал управления считыванием (активный низкий уровень). Если он активен, то память считывает данные.

WR bar - это сигнал управления записью (активный низкий уровень). Он активен при записи в выбранную память.

Сигнал состояния

ALU (Address Latch Enable) - когда ALU высокий. Микропроцессор 8085 использует адресную шину. Когда АЛУ низкий. Микропроцессор 8085 использует шину данных.

Панель ввода / вывода - это сигнал состояния, используемый для различения операций ввода / вывода и операций с памятью. Когда он высокий, это указывает на операцию ввода-вывода, а когда он низкий, это указывает на работу памяти.

S 1 и S 0 - эти сигналы состояния, аналогичные входам / выходам и панели памяти, могут идентифицировать различные операции, но они редко используются в небольших системах.

4 Источник питания и частота сигнала

V cc - + 5 В блок питания.

V ss - наземная ссылка.

X, X - Кристалл соединен на этих двух выводах. Частота внутренне делится на две работающие системы на 3 МГц, кристалл должен иметь частоту 6 МГц.

CLK out - этот сигнал можно использовать в качестве системных часов для других устройств.

5 Внешне инициированный сигнал

INTR (i / p) - запрос прерывания.

INTA bar (o / p) - используется как подтверждение прерывания.

TRAP (i / p) - это немаскируемое прерывание с наивысшим приоритетом.

HOLD (i / p) - используется для удержания исполняемой программы.

HLDA (o / p) - удерживать подтверждение.

ГОТОВ (i / p) - этот сигнал используется для задержки цикла чтения или записи микропроцессора до тех пор, пока медленно реагирующее периферийное устройство не будет готово принять или отправить данные.

RESET IN bar - Когда сигнал на этом выводе становится низким, программный счетчик устанавливается на ноль, шина устанавливается на три, и MPU сбрасывается.

RESET OUT - этот сигнал указывает, что MPU сбрасывается. Сигнал может быть использован для сброса других устройств.

RST 7.5, RST 6.5, RST 5.5 (запрос прерывания) - используется для передачи управления программой в определенную ячейку памяти. Они имеют более высокий приоритет, чем прерывание INTR.

6 Последовательные порты ввода / вывода

Микропроцессор 8085 имеет два сигнала для реализации последовательных входных данных последовательной передачи и последовательных выходных данных.

Формат инструкции

Каждая инструкция представлена последовательностью битов в компьютере. Инструкция разбита на группу битов, называемых полем. Способ выражения инструкции известен как формат инструкции. Обычно он представлен в виде прямоугольной коробки. Формат инструкции может быть следующих типов.

Форматы переменных инструкций

Это форматы команд, в которых длина команды изменяется в зависимости от кода операции и адреса. Например, инструкция VAX варьируется от 1 до 53 байтов, а инструкция X86 варьируется от 1 до 17 байтов.

Формат

Переменная Формат Инструкции

преимущество

Эти форматы имеют хорошую плотность кода.

недостаток

Эти форматы команд очень сложно декодировать и передавать.

Фиксированные форматы инструкций

В этом типе формата инструкции все инструкции имеют одинаковый размер. Например, MIPS, Power PC, Alpha, ARM.

Формат

Фиксированный формат инструкции

преимущество

Они легко декодируются и обрабатываются.

недостаток

У них нет хорошей плотности кода.

Гибридные форматы инструкций

В этом типе форматов команд у нас есть многократная длина формата, определенная кодом операции. Например, IBM 360/70, MIPS 16, Thumb.

Формат

Формат гибридной инструкции

преимущество

Эти компромиссы между плотностью кода и инструкциями такого типа очень легко декодировать.

Режимы адресации

Режим адресации предоставляет различные способы доступа к адресу данных данных для процессора. Управляемые данные хранятся в памяти, каждая инструкция требует определенных данных, с которыми она должна работать. Существуют различные методы для указания адреса данных. Эти методы называются режимами адресации.

  • Режим прямой адресации. В режиме прямой адресации адрес операнда указывается в инструкции, а данные доступны в ячейке памяти, которая указана в инструкции. Мы переместим эти данные в нужное место.

  • Режим косвенной адресации - в режиме косвенной адресации инструкция указывает регистр, который содержит адрес операнда. Доступ к внутренней и внешней памяти возможен через режим косвенной адресации.

  • Режим немедленной адресации. В режиме немедленной адресации в операнд передаются прямые данные, которые перемещают данные в накопитель. Это очень быстро.

  • Режим относительной адресации. В режиме относительной адресации эффективный адрес определяется индексным режимом с помощью счетчика программ вместо регистра процессора общего назначения. Этот режим называется режимом относительного адреса.

  • Режим индексной адресации. В режиме индексного адреса эффективный адрес операнда генерируется путем добавления значения содержимого к содержимому регистра. Этот режим называется режимом индексного адреса.